INVESTIGADOR(ES) PRINCIPAL(ES):

Johan Eric Loaiza Pulgarín

0 horas

Jaime Varela Rincón

0 horas

CODIGO CIE

E6-06-28

Jose Alfredo Jaramillo Villegas

Tutor

0 Horas

Alvaro Angel Orozco Gutiérrez

Tutor

0 Horas

TIPO DE CONVOCATORIA

2006. Tercera Convocatoria

TIPO DE PROYECTO

Investigación Aplicada

OBJETIVO(S)

Implementar sobre una FPGA Virtex II pro de Xilinx un sistema de reconocimiento de patrones de palabras aisladas, por medio de redes neuronales y modelos ocultos de Markov.

RESUMEN

CONCLUSIONES: El desarrollo del sistema de preprocesamiento y caracterización, basado en los algoritmos planteados, se implementó de tal forma que permite de manera eficiente la localización y posterior extracción de la información inherente a la palabra 84 en la señal grabada además de la extracción de las características MFCC necesarias para la posterior etapa de clasificación. El uso de las redes neuronales como clasificador, permite un mejor desempeño en nivel de cierto que un clasificador bayesiano lineal. Debido a que las redes neuronales permiten desarrollar espacios de clasificación más complejos y sobre todo en muestras linealmente no separables. Una apropiada selección del formato de representación binaria de los datos en VHDL, permite el uso eficiente de la lógica de la FPGA. Esto debido a que representaciones en punto flotante, hacen inviable la implementación de redes neuronales con topologías elevadas. La estructura paralela de la red neuronal, aprovechada en el diseño de este trabajo de grado, a pesar del consumo elevado de lógica, permite la aceleración de la algoritmia en comparación con diseños secuenciales expuestos con anterioridad. La utilización de Very High Speed Integrated Circuit Hardware Description Language (VHDL), para el correcto diseño de un clasificador con arquitectura de red neuronal ofrece las ventajas de un diseño en hardware: computación paralela de información y operación a altas velocidades. Los experimentos desarrollados mostraron que el sistema está diseñado para que su implementación obtenga un alto rendimiento en las tareas de reconocimiento de patrones. El diseño en Hardware de la ANN, permite que la aceleración del algoritmo sea de tal magnitud que los datos se procesan alrededor de 1700 veces más rápido que en un procesador de propósito general. Se ha comprobado, que el diseño final en VHDL de la red neuronal es fácilmente reconfigurable para ser usado en cualquier otra aplicación.

ESTADO

Concluido

FECHA DE INICIO

01/09/2006

FECHA DE FINALIZACION

01/09/2007

PRODUCTOS

Informe Final del Proyecto de Investigación

Producción técnica y tecnológica